Böcker av Acharya Puja

Os avanços na tecnologia de fabrico high-k permitiram enormes taxas de progresso na indústria microeletrónica, melhorando o desempenho de transístores individuais e permitindo a integração de mais transístores num chip. Nos próximos anos, o MOS com high-k poderá ser o único a alterar os cenários de fabrico de pequenos transístores. Por conseguinte, os estudos sobre este dispositivo devem continuar com uma experimentação intensiva. O impacto do dielétrico high-k (TiO2) também é observado no transístor NMOS. Verifica-se que a corrente de fuga sublimiar diminui com o aumento da tensão limiar, o que reduz o consumo de energia e melhora assim o desempenho do transístor NMOS. A redução da fuga de porta e da oscilação sublimiar faz com que a estrutura NMOS de alto k seja uma forte alternativa para os futuros dispositivos MOS em nanoescala. Também se pode concluir da análise que, à medida que os dispositivos são reduzidos, a tensão de limiar diminui.

I progressi nella tecnologia di fabbricazione ad alto coefficiente k hanno consentito enormi progressi nel settore della microelettronica, migliorando le prestazioni dei singoli transistor e consentendo l'integrazione di un maggior numero di transistor in un chip. Negli anni a venire, il MOS ad alto coefficiente k potrebbe cambiare gli scenari della produzione di transistor di piccole dimensioni. Per questo motivo, gli studi su questo dispositivo dovrebbero proseguire con un'intensa attività di sperimentazione. L'impatto del dielettrico high-k (TiO2) è stato osservato anche sul transistor NMOS. La corrente di dispersione sotto soglia è diminuita con l'aumento della tensione di soglia; ciò riduce il consumo di energia e migliora le prestazioni del transistor NMOS. La riduzione della perdita di gate e dell'oscillazione sotto soglia fa sì che la struttura NMOS ad alto coefficiente di k sia una valida alternativa per i futuri dispositivi MOS su scala nanometrica. Dall'analisi si può anche concludere che, con il ridimensionamento dei dispositivi, la tensione di soglia diminuisce.

Les progrès de la technologie de fabrication high-k ont permis des avancées considérables dans l'industrie microélectronique en améliorant les performances des transistors individuels et en permettant l'intégration d'un plus grand nombre de transistors sur une puce. Dans les années à venir, le MOS à haut pouvoir couvrant pourrait être celui qui changera les scénarios sur la façon dont les petits transistors peuvent être fabriqués. Les études sur ce dispositif devraient donc se poursuivre par des expérimentations intensives. L'impact du diélectrique à haut k (TiO2) est également observé sur le transistor NMOS. On constate que le courant de fuite sous le seuil diminue avec l'augmentation de la tension de seuil, ce qui réduit la consommation d'énergie et améliore donc les performances du transistor NMOS. La réduction de la fuite de grille et de l'oscillation sous le seuil fait de la structure NMOS à haut k une alternative solide pour les futurs dispositifs MOS à l'échelle nanométrique. L'analyse permet également de conclure qu'à mesure que les dispositifs sont mis à l'échelle, la tension de seuil diminue.

Die Fortschritte in der High-k-Fertigungstechnologie haben enorme Fortschritte in der Mikroelektronikindustrie ermöglicht, indem sie sowohl die Leistung einzelner Transistoren verbessert als auch die Integration von mehr Transistoren auf einem Chip ermöglicht haben. In den kommenden Jahren könnte MOS mit High-k die Szenarien für die Herstellung kleiner Transistoren verändern. Daher sollten die Studien zu diesem Bauelement mit intensiven Experimenten fortgesetzt werden. Die Auswirkungen des High-k-Dielektrikums (TiO2) werden auch bei NMOS-Transistoren beobachtet. Es wurde festgestellt, dass der Leckstrom unter der Schwelle mit zunehmender Schwellenspannung abnimmt; dies reduziert den Stromverbrauch und verbessert somit die Leistung des NMOS-Transistors. Durch die Verringerung des Gate-Leckstroms und des Sub-Threshold-Swing ist die High-k-NMOS-Struktur eine gute Alternative für zukünftige Nanoscale-MOS-Bauelemente. Aus der Analyse lässt sich auch schließen, dass die Schwellenspannung mit der Verkleinerung der Bauelemente sinkt.